PCI -Slot -Signaldefinitionen

PCI -Slot -Signaldefinitionen
Der PCI -Steckplatz oder der PCI -Expansionsschlitz verwendet einen Satz von Signallinien, die die Kommunikation und Steuerung zwischen Geräten ermöglichen, die mit dem PCI -Bus verbunden sind. Diese Signale sind entscheidend dafür, dass Geräte Daten übertragen und ihre Zustände gemäß dem PCI -Protokoll verwalten können. Hier sind die Hauptaspekte der PCI -Slot -Signaldefinitionen:
Essentielle Signallinien
1. Adresse/Datenbus (AD [31: 0]):
Dies ist die primäre Datenübertragungslinie im PCI -Bus. Es ist multiplexiert, um sowohl Adressen (während Adressphasen) als auch Daten (während Datenphasen) zwischen dem Gerät und dem Host zu tragen.
2. Frame#:
Angetrieben vom aktuellen Master -Gerät gibt Frame# die Start und Dauer eines Zugriffs an. Seine Behauptung markiert den Beginn einer Übertragung, und ihre Beharrlichkeit zeigt, dass die Datenübertragung fortgesetzt wird. De-Assertion signalisiert das Ende der letzten Datenphase.
3.. Irdy# (Initiator Ready):
Zeigt an, dass das Master -Gerät bereit ist, Daten zu übertragen. Während jedes Taktzyklus der Datenübertragung kann der Master Daten in den Bus steuern, und behauptet IRDY#.
4. Devsel# (Geräteauswahl):
Devsel# bedeutet vom gezielten Slave -Gerät und bedeutet, dass das Gerät bereit ist, auf den Busbetrieb zu reagieren. Die Verzögerung bei der Behebung von Devsel# definiert, wie lange das Sklavengerät dauert, um sich auf einen Busbefehl vorzubereiten.
5. Stopp# (optional):
Ein optionales Signal, mit dem das Master -Gerät in Ausnahmefälle die aktuelle Datenübertragung gestoppt wird, z. B. wenn das Zielgerät die Übertragung nicht ausführen kann.
6. Perr# (Paritätsfehler):
Angetrieben vom Slave -Gerät, um Paritätsfehler zu melden, die während der Datenübertragung erkannt wurden.
7. SERR# (Systemfehler):
Wird verwendet, um Fehler auf Systemebene zu melden, die katastrophale Konsequenzen verursachen können, wie z. B. Adressparitätsfehler oder Paritätsfehler in speziellen Befehlssequenzen.
Kontrollsignallinien
1. Befehl/Byte aktivieren Multiplex (c/be [3: 0]#):
Trägt Busbefehle während der Adressphasen und Byte -Aktivierung von Signalen während der Datenphase und ermittelt, welche Bytes in der AD [31: 0] -Bus gültige Daten sind.
2. REQ# (Anfrage zur Verwendung von Bus):
Angetrieben von einem Gerät, das die Kontrolle über den Bus erhalten möchte und seine Anfrage an den Arbiter signalisiert.
3.. Gnt# (Grant zur Verwendung des Busses):
Gnt# wird vom Arbiter angetrieben und zeigt dem Anforderungsgerät an, dass seine Anfrage zur Verwendung des Busses gewährt wurde.
Andere Signallinien
Schiedsgerichtssignale:
Geben Sie Signale ein, die für die Bus -Schiedsgerichtsbarkeit verwendet werden, um eine angemessene Zuordnung von Busressourcen zwischen mehreren Geräten zu gewährleisten, die gleichzeitig Zugriff fordern.
Interrupt -Signale (INTA#, INTB#, INTC#, INTD#):
Wird von Slave -Geräten verwendet, um Interrupt -Anfragen an den Host zu senden, wodurch er über bestimmte Ereignisse oder staatliche Änderungen informiert wird.
Zusammenfassend umfasst die PCI -Slot -Signaldefinitionen ein komplexes System von Signallinien, die für die Datenübertragung, die Gerätesteuerung, die Fehlerberichterstattung und die Interrupt -Handhabung im PCI -Bus verantwortlich sind. Obwohl der PCI-Bus durch PCIe-Busse mit höherer Performance ersetzt wurde, bleiben der PCI-Slot und seine Signaldefinitionen in vielen Legacy-Systemen und spezifischen Anwendungen signifikant.